新一代半导体堆叠法面世 IME提升半导体芯片效能实现技术突破

芯研所消息，外媒《TomsHardware》报道，微电子研究所(简称IME)目前达成技术突破，成功实现4个半导体层堆栈，提升半导体芯片效能。 这技术与传统的2D制造技术相较，可节省50%成本。另外，对未来的整合设计也有很大帮助。

IME新一代半导体堆叠法，透过面对面和背对背晶圆键合与堆叠后，以 TSV(硅通孔技术)结合。 就是第一层半导体层的面朝第二层，第二层也面向第一层。 第二层半导体层的背则朝第三层的背，第三层的面又朝向第四层的面。 半导体层结合后，IME 透过专门设计路径蚀刻「压紧」，最终藉 TSV 整合使电流数据流过。

相较台积电和AMD的SRAM堆叠技术，IME新技术更进一步。 因AMD展示采用3D堆叠技术的Ryzen9 5900X处理器的原型设计，以台积电芯片堆叠技术的产品只有两层半导体层，第一层是Zen 3架构的CCX，第二层是96MB的SRAM暂存存储器。

IME 研究人员展示的新一代堆叠技术，通过 TSV 成功黏合 4 个单独的半导体层，并允许不同技术沟通。

标签： IME 半导体

推荐DIY文章

性能旗舰一加 10 Pro首销战报出炉 1秒破亿

一加 10 Pro重磅发布，最强性能旗舰10至名归

千万销量千家售后 一加多触点布局国内市场

科技加持，未来已来，“头号玩家”不再是科幻

一加 10 Pro发布在即，性能屏幕影像全方位提升

一加中国区新任总裁李杰 ：做好品牌与用户之间的连接器